SPC5644AF0MLU2 32-bitowe mikrokontrolery – MCU 32BIT3MB Flsh192KRAM

Krótki opis:

Producenci: NXP
Kategoria produktu: 32-bitowe mikrokontrolery – MCU
Arkusz danych:SPC5644AF0MLU2
Opis: IC MCU 32BIT 1.5MB FLASH 144LQFP
Status RoHS: Zgodny z RoHS


Szczegóły produktu

Cechy

Tagi produktów

♠ Opis produktu

Atrybut produktu Wartość atrybutu
Producent: NXP
Kategoria produktu: 32-bitowe mikrokontrolery - MCU
RoHS: Detale
Seria: MPC5644A
Styl montażu: SMD/SMT
Rdzeń: e200z4
Rozmiar pamięci programu: 4MB
Rozmiar pamięci RAM: 192kB
Szerokość magistrali danych: 32-bitowy
Maksymalna częstotliwość zegara: 120MHz
Minimalna temperatura pracy: - 40 C
Maksymalna temperatura robocza: + 125 C
Kwalifikacja: AEC-Q100
Opakowanie: Taca
Marka: Półprzewodniki NXP
Wrażliwy na wilgoć: Tak
Seria procesorów: MPC5644A
Rodzaj produktu: 32-bitowe mikrokontrolery - MCU
Fabryczna ilość w opakowaniu: 200
Podkategoria: Mikrokontrolery - MCU
Część # Aliasy: 935321662557
Masa jednostkowa: 1,868 gr

♠ Mikrokontrolery 32-bitowe - MCU

Rdzeń procesora hosta e200z4 mikrokontrolera jest oparty na technologii Power Architecture® i zaprojektowany specjalnie do zastosowań wbudowanych.Oprócz technologii Power Architecture rdzeń ten obsługuje instrukcje dotyczące cyfrowego przetwarzania sygnału (DSP).MPC5644A ma dwa poziomy hierarchii pamięci składające się z 8 KB pamięci podręcznej instrukcji, wspieranej przez 192 KB wbudowanej pamięci SRAM i 4 MB wewnętrznej pamięci flash.

MPC5644A zawiera zewnętrzny interfejs magistrali, a także magistralę kalibracji, która jest dostępna tylko podczas korzystania z systemu kalibracji Freescale VertiCal.W tym dokumencie opisano funkcje MPC5644A i zwrócono uwagę na ważne właściwości elektryczne i fizyczne urządzenia.


  • Poprzedni:
  • Następny:

  • • Rdzeń architektury zasilania e200z4 150 MHz

    — Kodowanie instrukcji o zmiennej długości (VLE)

    — Architektura superskalarna z 2 jednostkami wykonawczymi

    — Do 2 instrukcji całkowitych lub zmiennoprzecinkowych na cykl

    — Do 4 operacji mnożenia i akumulacji na cykl

    • Organizacja pamięci

    — 4 MB wbudowanej pamięci flash z ECC i odczytem podczas zapisu (RWW)

    — 192 KB wbudowanej pamięci SRAM z funkcją gotowości (32 KB) i ECC

    — Pamięć podręczna instrukcji 8 KB (z blokadą linii), konfigurowalna jako 2- lub 4-kierunkowa

    — 14 + 3 KB kodu eTPU i pamięci RAM na dane

    — 5 ✖ 4 przełącznik poprzeczny (XBAR)

    — 24-wejściowy MMU

    — Interfejs magistrali zewnętrznej (EBI) z portem slave i master

    • Ochrona przed awariami

    — 16-wejściowy moduł ochrony pamięci (MPU)

    — Jednostka CRC z 3 podmodułami

    — Czujnik temperatury złącza

    • Przerwania

    — Konfigurowalny kontroler przerwań (z NMI)

    — 64-kanałowy DMA

    • Kanały szeregowe

    — 3 ✖ eSCI

    — 3 ✖ DSPI (z których 2 obsługuje downstream Micro Second Channel [MSC])

    — 3 ✖ FlexCAN z 64 komunikatami każdy

    — 1 ✖ Moduł FlexRay (V2.1) do 10 Mbit/s z podwójnym lub pojedynczym kanałem i 128 obiektami komunikatów i ECC

    • 1 ✖ eMIOS: 24 ujednolicone kanały

    • 1 ✖ eTPU2 (eTPU drugiej generacji)

    — 32 standardowe kanały

    — 1 ✖ moduł reakcyjny (6 kanałów z trzema wyjściami na kanał)

    • 2 ulepszone kolejkowane przetworniki analogowo-cyfrowe (eQADC)

    — Czterdzieści 12-bitowych kanałów wejściowych (multipleksowanych na 2 przetwornikach ADC);z możliwością rozbudowy do 56 kanałów za pomocą zewnętrznych multiplekserów

    — 6 kolejek poleceń

    — Obsługa wyzwalacza i DMA

    — Minimalny czas konwersji 688 ns

    • Wbudowany moduł ładujący CAN/SCI/FlexRay Bootstrap z modułem Boot Assist Module (BAM)

    • Nexus

    — Klasa 3+ dla rdzenia e200z4

    — Klasa 1 dla eTPU

    • JTAG (5-stykowy)

    • Semafor wyzwalacza rozwoju (DTS)

    — Rejestr semaforów (32-bitowy) i rejestr identyfikacyjny

    — Stosowany jako część wyzwalanego protokołu akwizycji danych

    — Styk EVTO służy do komunikacji z narzędziem zewnętrznym

    • Generowanie zegara

    — Wbudowany główny oscylator 4–40 MHz

    — Wbudowany FMPLL (pętla fazowa z modulacją częstotliwości)

    • Do 120 linii we/wy ogólnego przeznaczenia

    — Indywidualnie programowalne jako wejście, wyjście lub funkcja specjalna

    — Programowalny próg (histereza)

    • Tryb redukcji mocy: tryb powolny, stop i stand-by

    • Elastyczny schemat dostaw

    — Pojedyncze zasilanie 5 V z zewnętrznym statecznikiem

    — Wielokrotne zasilanie zewnętrzne: 5 V, 3,3 V i 1,2 V

    • Pakiety

    — 176 LQFP

    — 208 MAPBGA

    — 324 TEPBGA

    496-stykowy CSP (tylko narzędzie do kalibracji)

    Produkty powiązane