XC6SLX25-2FTG256C FPGA – programowalna w terenie macierz bramek Obecnie fabryka nie przyjmuje zamówień na ten produkt.
♠ Opis produktu
| Atrybut produktu | Wartość atrybutu |
| Producent: | Xilinx |
| Kategoria produktu: | FPGA - programowalna w terenie tablica bramek |
| RoHS: | Bliższe dane |
| Szereg: | XC6SLX25 |
| Liczba elementów logicznych: | 24051 LE |
| Liczba wejść/wyjść: | 186 wejść/wyjść |
| Napięcie zasilania - min: | 1,14 V |
| Napięcie zasilania - maks.: | 1,26 V |
| Minimalna temperatura pracy: | 0 stopni Celsjusza |
| Maksymalna temperatura pracy: | + 85 stopni Celsjusza |
| Szybkość transmisji danych: | - |
| Liczba transceiverów: | - |
| Styl montażu: | SMD/SMT |
| Opakowanie/Sprawa: | FBGA-256 |
| Marka: | Xilinx |
| Rozproszona pamięć RAM: | 229 kbit |
| Wbudowana pamięć blokowa RAM - EBR: | 936 kbit |
| Maksymalna częstotliwość robocza: | 1080MHz |
| Wrażliwość na wilgoć: | Tak |
| Liczba bloków macierzy logicznej - LAB: | LABORATORIUM 1879 |
| Napięcie zasilania roboczego: | 1,2 V |
| Typ produktu: | FPGA - programowalna w terenie tablica bramek |
| Ilość w opakowaniu fabrycznym: | 1 |
| Podkategoria: | Programowalne układy logiczne |
| Nazwa handlowa: | spartański |
| Waga jednostkowa: | 21,576 grama |
♠ Przegląd rodziny Spartan-6
Rodzina Spartan®-6 zapewnia wiodące możliwości integracji systemów przy najniższym całkowitym koszcie dla aplikacji o dużej objętości. Trzynastoosobowa rodzina zapewnia rozszerzone gęstości od 3840 do 147 443 komórek logicznych, przy połowie zużycia energii w porównaniu z poprzednimi rodzinami Spartan i szybszej, bardziej kompleksowej łączności. Zbudowana na dojrzałej technologii 45 nm niskonapięciowego procesu miedzianego, która zapewnia optymalną równowagę kosztów, mocy i wydajności, rodzina Spartan-6 oferuje nową, bardziej wydajną logikę tabeli wyszukiwania (LUT) z podwójnym rejestrem 6 wejść i bogaty wybór wbudowanych bloków na poziomie systemu. Należą do nich 18 Kb (2 x 9 Kb) bloków pamięci RAM, druga generacja DSP48A1, kontrolery pamięci SDRAM, ulepszone bloki zarządzania zegarem w trybie mieszanym, technologia SelectIO™, zoptymalizowane pod kątem zużycia energii bloki transceiverów szeregowych o dużej prędkości, bloki Endpoint zgodne z PCI Express®, zaawansowane tryby zarządzania energią na poziomie systemu, opcje konfiguracji automatycznego wykrywania i ulepszone zabezpieczenia IP z ochroną AES i Device DNA. Funkcje te zapewniają niedrogą programowalną alternatywę dla niestandardowych produktów ASIC o niespotykanej dotąd łatwości użytkowania. Układy FPGA Spartan-6 oferują najlepsze rozwiązanie dla projektów logicznych o dużej objętości, projektów DSP zorientowanych na konsumenta i aplikacji wbudowanych wrażliwych na koszty. Układy FPGA Spartan-6 to programowalna krzemowa podstawa dla platform projektowych Targeted Design Platforms, które dostarczają zintegrowane komponenty oprogramowania i sprzętu, umożliwiające projektantom skupienie się na innowacjach od razu po rozpoczęciu cyklu rozwoju.
• Rodzina Spartan-6:
• Spartan-6 LX FPGA: zoptymalizowana logika
• Spartan-6 LXT FPGA: Szybka łączność szeregowa
• Zaprojektowany dla niskich kosztów
• Wiele wydajnych zintegrowanych bloków
• Zoptymalizowany wybór standardów I/O
• Podkładki schodkowe
• Duże objętościowo opakowania z tworzywa sztucznego łączone drutem
• Niska moc statyczna i dynamiczna
• Proces 45 nm zoptymalizowany pod kątem kosztów i niskiego poboru mocy
• Tryb hibernacji z wyłączonym zasilaniem w celu uzyskania zerowego poboru mocy
• Tryb zawieszenia utrzymuje stan i konfigurację z wielopinowym wybudzaniem, ulepszeniem sterowania
• Niższe napięcie rdzenia 1,0 V (tylko układy FPGA LX, -1L)
• Wysokowydajne napięcie rdzenia 1,2 V (FPGA LX i LXT, stopnie prędkości -2, -3 i -3N)
• Banki interfejsów SelectIO™ obsługujące wiele napięć i standardów
• Szybkość przesyłu danych do 1080 Mb/s na każdy różnicowy moduł wejścia/wyjścia
• Możliwość wyboru wyjścia sterującego, do 24 mA na pin
• Standardy i protokoły 3,3 V do 1,2 VI/O
• Niedrogie interfejsy pamięci HSTL i SSTL
• Zgodność z funkcją Hot Swap
• Regulowana szybkość narastania sygnału I/O w celu poprawy integralności sygnału
• Szybkie transceivery szeregowe GTP w układach FPGA LXT
• Do 3,2 Gb/s
• Szybkie interfejsy, w tym: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort i XAUI
• Zintegrowany blok Endpoint dla projektów PCI Express (LXT)
• Obsługa taniej technologii PCI®, zgodnej ze specyfikacją 33 MHz, 32- i 64-bitową.
• Wydajne plasterki DSP48A1
• Wysokowydajna arytmetyka i przetwarzanie sygnałów
• Szybki mnożnik 18 x 18 i akumulator 48-bitowy
• Możliwość łączenia rurociągowego i kaskadowego
• Pre-dodatek wspomagający aplikację filtra
• Zintegrowane bloki kontrolera pamięci
• Obsługa DDR, DDR2, DDR3 i LPDDR
• Szybkość transmisji danych do 800 Mb/s (maksymalna przepustowość 12,8 Gb/s)
• Wieloportowa struktura magistrali z niezależnym FIFO w celu zmniejszenia problemów z czasem projektowania
• Liczne zasoby logiczne ze zwiększoną pojemnością logiczną
• Opcjonalna obsługa rejestru przesuwnego lub rozproszonej pamięci RAM
• Wydajne 6-wejściowe tablice LUT poprawiają wydajność i minimalizują zużycie energii
• LUT z podwójnymi przerzutnikami do zastosowań skoncentrowanych na rurociągach
• Blokuj pamięć RAM o szerokim zakresie szczegółowości
• Szybka pamięć RAM z możliwością zapisu bajtów
• Bloki 18 KB, które można opcjonalnie zaprogramować jako dwa niezależne bloki pamięci RAM po 9 KB
• Kafelek zarządzania zegarem (CMT) zapewniający lepszą wydajność
• Niski poziom hałasu, elastyczne taktowanie
• Menedżery zegara cyfrowego (DCM) eliminują przekłamania zegara i zniekształcenia cyklu pracy
• Pętle synchronizacji fazowej (PLL) zapewniające taktowanie z niskim jitterem
• Synteza częstotliwości z jednoczesnym mnożeniem, dzieleniem i przesunięciem fazy
• Szesnaście globalnych sieci zegarowych o niskim odchyleniu
• Uproszczona konfiguracja, obsługa standardów niskokosztowych
• Konfiguracja z automatycznym wykrywaniem 2-pinów
• Szerokie wsparcie dla SPI innych firm (do x4) i pamięci flash NOR
• Bogata w funkcje platforma Flash Xilinx z JTAG
• Obsługa MultiBoot umożliwiająca zdalną aktualizację z wieloma strumieniami bitów przy użyciu ochrony Watchdog
• Zwiększone bezpieczeństwo w celu ochrony projektu
• Unikalny identyfikator DNA urządzenia do uwierzytelniania projektu
• Szyfrowanie strumienia bitów AES w większych urządzeniach
• Szybsze przetwarzanie wbudowane dzięki ulepszonemu, niedrogiemu procesorowi programowemu MicroBlaze™
• Wiodące w branży projekty IP i referencyjne
