TMS320F2812PGFA Cyfrowe procesory sygnałowe i kontrolery DSP DSC 32Bit Cyfrowy kontroler sygnału z pamięcią Flash

• Wysokowydajna technologia statycznej matrycy CMOS
– 150 MHz (czas cyklu 6,67 ns)
– Niski pobór mocy (rdzeń 1,8 V przy 135 MHz,Rdzeń 1,9 V przy 150 MHz, konstrukcja 3,3-VI/O)

• Obsługa skanowania granic JTAG
– Norma IEEE 1149.1-1990 Norma IEEEPort dostępu testowego i skanowanie granicArchitektura

• Wysokowydajny 32-bitowy procesor (TMS320C28x)
– Operacje MAC 16 × 16 i 32 × 32
– 16 × 16 podwójny MAC
– Architektura autobusów Harvardu
– Operacje atomowe
– Szybka reakcja na przerwania i przetwarzanie
– Zunifikowany model programowania pamięci
– 4M liniowy zasięg programu/adresu danych
– Efektywny kod (w C/C++ i Assembly)
– Kod źródłowy procesora TMS320F24x/LF240xzgodny

• Pamięć wbudowana w układ
– Do 128K × 16 pamięci flash(Cztery sektory 8K × 16 i sześć sektorów 16K × 16)
– 1K × 16 OTP ROM
– L0 i L1: 2 bloki po 4K × 16 pamięci RAM SingleAccess (SARAM)
– H0: 1 blok 8K × 16 SARAM
– M0 i M1: 2 bloki po 1K × 16 każdy SARAM

• ROM rozruchowy (4K × 16)
– Z trybami rozruchu oprogramowania
– Standardowe tablice matematyczne

• Interfejs zewnętrzny (F2812)
– Ponad 1M × 16 pamięci całkowitej
– Programowalne stany oczekiwania
– Programowalny czas odczytu/zapisu stroboskopu
– Trzy indywidualne wybory żetonów

• Kolejność bajtów: Little Endian

• Sterowanie zegarem i systemem
– Oscylator na układzie scalonym
– Moduł timera Watchdog

• Trzy przerwania zewnętrzne

• Blok rozszerzenia przerwań peryferyjnych (PIE), któryobsługuje 45 przerwań peryferyjnych

• Trzy 32-bitowe timery CPU

• 128-bitowy klucz/blokada bezpieczeństwa
– Chroni pamięć flash/OTP i L0/L1 SARAM
– Zapobiega inżynierii wstecznej oprogramowania sprzętowego

• Urządzenia peryferyjne do sterowania silnikiem
– Dwóch Event Managerów (EVA, EVB)
– Kompatybilny z urządzeniami 240xA

• Urządzenia peryferyjne z portem szeregowym
– Interfejs szeregowy urządzeń peryferyjnych (SPI)
– Dwa interfejsy komunikacji szeregowej (SCI),standardowy UART
– Ulepszona sieć kontrolerów (eCAN)
– Wielokanałowy buforowany port szeregowy (McBSP)

• 12-bitowy przetwornik ADC, 16 kanałów
– 2 × 8-kanałowy multiplekser wejściowy
– Dwa urządzenia typu „próbka i przytrzymanie”
– Konwersje pojedyncze/jednoczesne
– Szybka szybkość konwersji: 80 ns/12,5 MSPS

• Do 56 pinów GPIO (General-Purpose I/O)

• Zaawansowane funkcje emulacji
– Analiza i funkcje punktów przerwania
– Debugowanie w czasie rzeczywistym za pomocą sprzętu

• Narzędzia programistyczne obejmują:
– kompilator/asembler/linker ANSI C/C++
– IDE Code Composer Studio™
– DSP/BIOS™
– Kontrolery skanowania JTAG

• Norma IEEE 1149.1-1990 Norma IEEEPort dostępu testowego i skanowanie granicArchitektura

• Tryby niskiego poboru mocy i oszczędzanie energii
– Obsługiwane tryby IDLE, STANDBY, HALT
– Wyłącz poszczególne zegary peryferyjne

• Opcje pakietu
– 179-kulkowy MicroStar BGA™ z pamięcią zewnętrznąinterfejs (GHH, ZHH) (F2812)
– 176-stykowy, niskoprofilowy, płaski moduł Quad Flatpack (LQFP) zinterfejs pamięci zewnętrznej (PGF) (F2812)
– 128-pinowy LQFP bez pamięci zewnętrznejinterfejs (PBK) (F2810, F2811)

• Opcje temperatury
– A: –40°C do 85°C (GHH, ZHH, PGF, PBK)
– S: –40°C do 125°C (GHH, ZHH, PGF, PBK)
– Q: –40°C do 125°C (PGF, PBK)(kwalifikacja AEC-Q100 dla branży motoryzacyjnej
(aplikacje)

• Zaawansowane systemy wspomagania kierowcy (ADAS)

• Automatyka budynkowa

• Elektroniczny punkt sprzedaży

• Pojazd elektryczny/pojazd hybrydowy (EV/HEV)układ napędowy

• Automatyzacja fabryczna

• Infrastruktura sieciowa

• Transport przemysłowy

• Medycyna, opieka zdrowotna i fitness

• Napędy silnikowe

• Dostarczanie mocy

• Infrastruktura telekomunikacyjna

• Testowanie i pomiary