TMS320C6678ACYPA Multicore Fix/Float Pt Dig Sig Proc
♠ Opis produktu
Atrybut produktu | Wartość atrybutu |
Producent: | Instrumenty z Teksasu |
Kategoria produktu: | Cyfrowe procesory sygnałowe i kontrolery - DSP, DSC |
Produkt: | DSP |
Seria: | TMS320C6678 |
Styl montażu: | SMD/SMT |
Opakowanie / etui: | FCBGA-841 |
Rdzeń: | C66x |
Liczba rdzeni: | 8 rdzeni |
Maksymalna częstotliwość zegara: | 1 GHz, 1,25 GHz |
Pamięć instrukcji pamięci podręcznej L1: | 8x32 kB |
Pamięć podręczna L1: | 8x32 kB |
Rozmiar pamięci programu: | - |
Rozmiar pamięci RAM: | - |
Robocze napięcie zasilania: | 900 mV do 1,1 V |
Minimalna temperatura pracy: | - 40 C |
Maksymalna temperatura robocza: | + 100 C |
Opakowanie: | Taca |
Marka: | Instrumenty z Teksasu |
Szerokość magistrali danych: | 8 bitów/16 bitów/32 bitów |
Rodzaj instrukcji: | Stały/zmiennoprzecinkowy |
MMACS: | 320000 MMACS |
Wrażliwy na wilgoć: | Tak |
Liczba wejść/wyjść: | 16 we/wy |
Liczba timerów/liczników: | 16 Minutnik |
Rodzaj produktu: | DSP - Cyfrowe procesory i kontrolery sygnału |
Fabryczna ilość w opakowaniu: | 44 |
Podkategoria: | Wbudowane procesory i kontrolery |
Napięcie zasilania — maks.: | 1,1 V |
Napięcie zasilania — min.: | 900mV |
Masa jednostkowa: | 0,252724 uncji |
♠ Wielordzeniowy stały i zmiennoprzecinkowy cyfrowy procesor sygnałowy
TMS320C6678 DSP to wysokowydajny stało/zmiennoprzecinkowy procesor DSP oparty na wielordzeniowej architekturze KeyStone firmy TI.Wyposażony w nowy i innowacyjny rdzeń C66x DSP, urządzenie to może pracować z częstotliwością rdzenia do 1,4 GHz.Dla twórców szerokiej gamy aplikacji, takich jak systemy o znaczeniu krytycznym, obrazowanie medyczne, testy i automatyzacja oraz inne aplikacje wymagające wysokiej wydajności, TMS320C6678 DSP firmy TI oferuje skumulowany procesor DSP 11,2 GHz i umożliwia platformę, która jest energooszczędna i łatwa w obsłudze używać.Ponadto jest w pełni kompatybilny wstecz ze wszystkimi istniejącymi stałymi i zmiennoprzecinkowymi procesorami DSP z rodziny C6000.
Architektura KeyStone firmy TI zapewnia programowalną platformę integrującą różne podsystemy (rdzenie C66x, podsystem pamięci, urządzenia peryferyjne i akceleratory) oraz wykorzystuje kilka innowacyjnych komponentów i technik w celu maksymalizacji komunikacji wewnątrz urządzenia i między urządzeniami, co pozwala różnym zasobom DSP działać wydajnie i bezproblemowo .Centralne miejsce w tej architekturze stanowią kluczowe komponenty, takie jak Multicore Navigator, który umożliwia wydajne zarządzanie danymi między różnymi komponentami urządzenia.TeraNet to nieblokująca struktura przełączników umożliwiająca szybkie i wolne od rywalizacji przesyłanie danych wewnętrznych.Wielordzeniowy kontroler pamięci współdzielonej umożliwia bezpośredni dostęp do pamięci współużytkowanej i pamięci zewnętrznej bez korzystania z pojemności sieci szkieletowej przełączników.
• Osiem podsystemów podstawowych TMS320C66x™ DSP (C66x CorePacs), każdy z
– 1,0 GHz, 1,25 GHz lub 1,4 GHz C66x o stałym/zmiennoprzecinkowym rdzeniu procesora
› 44,8 GMAC/rdzeń dla punktu stałego przy 1,4 GHz
› 22,4 GFLOP/rdzeń dla zmiennoprzecinkowej @ 1,4 GHz
– Pamięć
› 32 KB L1P na rdzeń
› 32 KB L1D na rdzeń
› 512 KB lokalnej warstwy L2 na rdzeń
• Wielordzeniowy kontroler pamięci współdzielonej (MSMC)
– 4096 KB pamięci MSM SRAM współdzielonej przez osiem procesorów DSP C66x CorePac
– Moduł ochrony pamięci zarówno dla MSM SRAM, jak i DDR3_EMIF
• Nawigator wielordzeniowy
– Wielozadaniowe kolejki sprzętowe 8192 z Menedżerem kolejek
– DMA oparte na pakietach dla transferów bez narzutów
• Koprocesor sieciowy
– Packet Accelerator umożliwia obsługę
› Samolot transportowy IPsec, GTP-U, SCTP, PDCP
› Płaszczyzna użytkownika L2 PDCP (RoHC, szyfrowanie powietrzne)
› Przepustowość przewodowa 1 Gb/s przy 1,5 MPackets na sekundę
– Security Accelerator Engine umożliwia obsługę
› IPSec, SRTP, 3GPP, WiMAX Air Interface i zabezpieczenia SSL/TLS
› ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-bitowy skrót), MD5
› Szybkość szyfrowania do 2,8 Gb/s
• Urządzenia peryferyjne
– Cztery pasy SRIO 2.1
› Operacje 1,24/2,5/3,125/5 GBaud obsługiwane na torze
› Obsługuje bezpośrednie wejścia/wyjścia, przekazywanie komunikatów
› Obsługuje konfiguracje łącza cztery 1×, dwa 2×, jeden 4× i dwa 1× + jeden 2×
– PCIe Gen2
› Pojedynczy port obsługujący 1 lub 2 tory
› Obsługuje do 5 GBaud na linię
– Hiperłącze
› Obsługuje połączenia z innymi urządzeniami architektury KeyStone, zapewniając skalowalność zasobów
› Obsługuje do 50 Gbodów
– Podsystem przełącznika Gigabit Ethernet (GbE).
› Dwa porty SGMII
› Obsługuje działanie z szybkością 10/100/1000 Mb/s
– 64-bitowy interfejs DDR3 (DDR3-1600)
› 8 GB adresowalnej przestrzeni pamięci
– 16-bitowy EMIF
– Dwa porty szeregowe telekomunikacyjne (TSIP)
› Obsługuje 1024 DS0 na TSIP
› Obsługuje 2/4/8 torów przy 32,768/16,384/8,192 Mb/s na tor
– Interfejs UART
– I2
Interfejs C
– 16 pinów GPIO
– Interfejs SPI
– Moduł semaforowy
– Szesnaście 64-bitowych timerów
– Trzy PLL na chipie
• Temperatura handlowa:
– 0°C do 85°C
• Rozszerzona temperatura:
– -40°C do 100°C
• Systemy o znaczeniu krytycznym
• Wysokowydajne systemy komputerowe
• Komunikacja
• Dźwięk
• Infrastruktura wideo
• Obrazowanie
• Analityka
• Praca w sieci
• Przetwarzanie mediów
• Automatyka przemysłowa
• Automatyzacja i kontrola procesów