SPC5605BK0VLL6 32-bitowe mikrokontrolery – MCU BOLERO 1M Cu WIRE
♠ Opis produktu
| Atrybut produktu | Wartość atrybutu |
| Producent: | NXP |
| Kategoria produktu: | 32-bitowe mikrokontrolery - MCU |
| RoHS: | Detale |
| Seria: | MPC5605B |
| Styl montażu: | SMD/SMT |
| Opakowanie / etui: | LQFP-100 |
| Rdzeń: | e200z0 |
| Rozmiar pamięci programu: | 768kB |
| Rozmiar pamięci RAM: | 64kB |
| Szerokość magistrali danych: | 32-bitowy |
| Rozdzielczość ADC: | 10 bitów, 12 bitów |
| Maksymalna częstotliwość zegara: | 64MHz |
| Liczba wejść/wyjść: | 77 we/wy |
| Napięcie zasilania — min.: | 3 V |
| Napięcie zasilania — maks.: | 5,5 V |
| Minimalna temperatura pracy: | - 40 C |
| Maksymalna temperatura robocza: | + 105 C |
| Kwalifikacja: | AEC-Q100 |
| Opakowanie: | Taca |
| Marka: | Półprzewodniki NXP |
| Rodzaj pamięci RAM: | SRAM |
| Typ interfejsu: | CAN, I2C, LIN, SPI |
| Wrażliwy na wilgoć: | Tak |
| Seria procesorów: | MPC560xB |
| Produkt: | MCU |
| Rodzaj produktu: | 32-bitowe mikrokontrolery - MCU |
| Typ pamięci programu: | Błysk |
| Fabryczna ilość w opakowaniu: | 90 |
| Podkategoria: | Mikrokontrolery - MCU |
| Zegary kontrolne: | Zegar stróżujący |
| Część # Aliasy: | 935325828557 |
| Masa jednostkowa: | 0,024170 uncji |
♠ Karta katalogowa mikrokontrolera MPC5607B
Ta rodzina 32-bitowych mikrokontrolerów typu system-on-chip (SoC) to najnowsze osiągnięcie w zintegrowanych kontrolerach aplikacji motoryzacyjnych.Należy do rozszerzającej się rodziny produktów skoncentrowanych na motoryzacji, zaprojektowanych z myślą o następnej fali zastosowań elektroniki karoserii w pojeździe.
Zaawansowany i ekonomiczny rdzeń procesora hosta e200z0h tej rodziny kontrolerów samochodowych jest zgodny z technologią Power Architecture i implementuje wyłącznie VLE (kodowanie o zmiennej długości) APU (Auxiliary Processor Unit), zapewniając lepszą gęstość kodu.Działa z szybkością do 64 MHz i oferuje wysoką wydajność przetwarzania zoptymalizowaną pod kątem niskiego zużycia energii.Wykorzystuje dostępną infrastrukturę programistyczną obecnych urządzeń Power Architecture i jest wspierany przez sterowniki programowe, systemy operacyjne i kod konfiguracyjny, aby pomóc użytkownikom we wdrażaniu.
• Pojedynczy problem, 32-bitowy kompleks rdzeni procesora (e200z0h)
— Zgodny z kategorią wbudowanej technologii Power Architecture®
— Ulepszony zestaw instrukcji umożliwiający kodowanie o zmiennej długości (VLE) w celu zmniejszenia rozmiaru kodu.Dzięki opcjonalnemu kodowaniu mieszanych instrukcji 16-bitowych i 32-bitowych możliwe jest znaczne zmniejszenie rozmiaru kodu.
• Do 1,5 MB wbudowanej pamięci flash kodu obsługiwanej przez kontroler pamięci flash
• 64 (4 × 16) KB wbudowanej pamięci flash danych z ECC
• Do 96 KB wbudowanej pamięci SRAM
• Jednostka ochrony pamięci (MPU) z 8 deskryptorami regionów i 32-bajtową szczegółowością regionu dla niektórych członków rodziny (szczegółowe informacje zawiera Tabela 1).
• Kontroler przerwań (INTC) zdolny do obsługi 204 źródeł przerwań o wybieralnym priorytecie
• Pętla synchronizacji fazowej z modulacją częstotliwości (FMPLL)
• Architektura przełączników poprzecznych umożliwiająca równoczesny dostęp do urządzeń peryferyjnych, Flash lub RAM z wielu masterów magistrali
• 16-kanałowy kontroler eDMA z wieloma źródłami żądań transferu przy użyciu multipleksera DMA
• Moduł wspomagania rozruchu (BAM) obsługuje wewnętrzne programowanie Flash za pośrednictwem łącza szeregowego (CAN lub SCI)
• Timer obsługuje kanały I/O, zapewniając zakres 16-bitowego przechwytywania danych wejściowych, porównywania danych wyjściowych i funkcji modulacji szerokości impulsu (eMIOS)
• 2 przetworniki analogowo-cyfrowe (ADC): jeden 10-bitowy i jeden 12-bitowy
• Cross Trigger Unit, aby umożliwić synchronizację konwersji ADC ze zdarzeniem timera z eMIOS lub PIT
• Do 6 modułów szeregowego interfejsu peryferyjnego (DSPI).
• Do 10 modułów interfejsu komunikacji szeregowej (LINFlex).
• Do 6 ulepszonych, pełnych modułów CAN (FlexCAN) z konfigurowalnymi buforami
• 1 moduł interfejsu układu scalonego (I2C).
• Do 149 konfigurowalnych styków ogólnego przeznaczenia obsługujących operacje wejścia i wyjścia (w zależności od pakietu)
• Licznik czasu rzeczywistego (RTC)
• Źródło zegara z wewnętrznego oscylatora 128 kHz lub 16 MHz obsługującego autonomiczne wybudzanie z rozdzielczością 1 ms i maksymalnym czasem oczekiwania 2 sekundy
• Opcjonalna obsługa RTC ze źródłem zegara z zewnętrznego oscylatora kwarcowego 32 kHz, obsługująca wybudzanie z rozdzielczością 1 s i maksymalnym czasem oczekiwania 1 godziny
• Do 8 timerów przerwań okresowych (PIT) z rozdzielczością licznika 32-bitowego
• Interfejs deweloperski Nexusa (NDI) zgodny z normą IEEE-ISTO 5001-2003 Class Two Plus
• Testy skanowania granic urządzenia/płytki obsługiwane przez Joint Test Action Group (JTAG) IEEE (IEEE 1149.1)
• Wbudowany regulator napięcia (VREG) do regulacji zasilania wejściowego dla wszystkich poziomów wewnętrznych
