SPC5605BK0VLL6 32-bitowe mikrokontrolery – MCU BOLERO 1M Cu WIRE
♠ Opis produktu
| Atrybut produktu | Wartość atrybutu |
| Producent: | NXP |
| Kategoria produktu: | Mikrokontrolery 32-bitowe - MCU |
| RoHS: | Bliższe dane |
| Szereg: | MPC5605B |
| Styl montażu: | SMD/SMT |
| Opakowanie / Sprawa: | LQFP-100 |
| Rdzeń: | e200z0 |
| Rozmiar pamięci programu: | 768 kB |
| Rozmiar pamięci RAM danych: | 64 kB |
| Szerokość magistrali danych: | 32 bit |
| Rozdzielczość ADC: | 10 bitów, 12 bitów |
| Maksymalna częstotliwość zegara: | 64MHz |
| Liczba wejść/wyjść: | 77 Wejść/Wyjść |
| Napięcie zasilania - min: | 3 V |
| Napięcie zasilania - maks.: | 5,5 V |
| Minimalna temperatura pracy: | -40 stopni Celsjusza |
| Maksymalna temperatura pracy: | + 105 stopni Celsjusza |
| Kwalifikacja: | AEC-Q100 |
| Opakowanie: | Taca |
| Marka: | Półprzewodniki NXP |
| Typ pamięci RAM: | Pamięć RAM |
| Typ interfejsu: | CAN, I2C, LIN, SPI |
| Wrażliwość na wilgoć: | Tak |
| Seria procesorów: | MPC560xB |
| Produkt: | MCU |
| Typ produktu: | Mikrokontrolery 32-bitowe - MCU |
| Typ pamięci programu: | Błysk |
| Ilość w opakowaniu fabrycznym: | 90 |
| Podkategoria: | Mikrokontrolery - MCU |
| Timery Watchdog: | Zegar Watchdog |
| Część # Aliasy: | 935325828557 |
| Waga jednostkowa: | 0,024170 uncji |
♠Karta danych mikrokontrolera MPC5607B
Ta rodzina 32-bitowych mikrokontrolerów system-on-chip (SoC) jest najnowszym osiągnięciem w dziedzinie zintegrowanych kontrolerów aplikacji samochodowych. Należy do rozwijającej się rodziny produktów skoncentrowanych na motoryzacji, zaprojektowanych w celu obsługi kolejnej fali aplikacji elektroniki nadwozia w pojeździe.
Zaawansowany i ekonomiczny rdzeń procesora hosta e200z0h tej rodziny sterowników samochodowych jest zgodny z technologią Power Architecture i implementuje wyłącznie VLE (kodowanie o zmiennej długości) APU (Auxiliary Processor Unit), zapewniając lepszą gęstość kodu. Działa z prędkością do 64 MHz i oferuje przetwarzanie o wysokiej wydajności zoptymalizowane pod kątem niskiego zużycia energii. Wykorzystuje dostępną infrastrukturę rozwojową obecnych urządzeń Power Architecture i jest obsługiwany przez sterowniki oprogramowania, systemy operacyjne i kod konfiguracji, aby pomóc użytkownikom we wdrażaniu.
• Pojedynczy problem, 32-bitowy kompleks rdzeni procesora (e200z0h)
— Zgodność z kategorią technologii wbudowanej Power Architecture®
— Ulepszony zestaw instrukcji umożliwiający kodowanie o zmiennej długości (VLE) w celu zmniejszenia rozmiaru kodu. Dzięki opcjonalnemu kodowaniu mieszanych instrukcji 16-bitowych i 32-bitowych możliwe jest osiągnięcie znacznego zmniejszenia rozmiaru kodu.
• Obsługa do 1,5 MB pamięci flash na chipie za pomocą kontrolera pamięci flash
• 64 (4 × 16) KB wbudowanej pamięci flash z ECC
• Do 96 KB wbudowanej pamięci SRAM
• Jednostka ochrony pamięci (MPU) z 8 deskryptorami regionów i 32-bajtową szczegółowością regionu w przypadku niektórych członków rodziny (szczegóły podano w Tabeli 1).
• Kontroler przerwań (INTC) obsługujący 204 źródła przerwań o wybieralnym priorytecie
• Pętla synchronizacji fazowej z modulacją częstotliwości (FMPLL)
• Architektura przełącznika Crossbar umożliwiająca równoczesny dostęp do urządzeń peryferyjnych, pamięci Flash lub RAM z wielu magistrali głównych
• 16-kanałowy kontroler eDMA z wieloma źródłami żądań transferu przy użyciu multipleksera DMA
• Moduł wspomagający rozruch (BAM) obsługuje wewnętrzne programowanie pamięci Flash za pośrednictwem łącza szeregowego (CAN lub SCI)
• Timer obsługuje kanały I/O, zapewniając szereg funkcji przechwytywania 16-bitowego sygnału wejściowego, porównywania sygnału wyjściowego i modulacji szerokości impulsu (eMIOS)
• 2 przetworniki analogowo-cyfrowe (ADC): jeden 10-bitowy i jeden 12-bitowy
• Jednostka Cross Trigger umożliwiająca synchronizację konwersji ADC ze zdarzeniem timera z eMIOS lub PIT
• Do 6 modułów szeregowego interfejsu peryferyjnego (DSPI)
• Do 10 modułów interfejsu komunikacji szeregowej (LINFlex)
• Do 6 ulepszonych pełnych modułów CAN (FlexCAN) z konfigurowalnymi buforami
• 1 moduł interfejsu układu scalonego (I2C)
• Do 149 konfigurowalnych pinów ogólnego przeznaczenia obsługujących operacje wejścia i wyjścia (w zależności od pakietu)
• Licznik czasu rzeczywistego (RTC)
• Źródło zegara z wewnętrznego oscylatora 128 kHz lub 16 MHz obsługującego autonomiczne wybudzanie z rozdzielczością 1 ms i maksymalnym czasem oczekiwania 2 sekundy
• Opcjonalna obsługa RTC ze źródłem zegara z zewnętrznego oscylatora kwarcowego 32 kHz, obsługującego wybudzanie z rozdzielczością 1 sekundy i maksymalnym czasem oczekiwania 1 godziny
• Do 8 okresowych timerów przerwań (PIT) z rozdzielczością licznika 32-bitową
• Interfejs programistyczny Nexus (NDI) zgodnie z normą IEEE-ISTO 5001-2003 klasa druga Plus
• Obsługiwane jest testowanie skanowania granic urządzenia/płytki zgodnie ze standardem Joint Test Action Group (JTAG) standardu IEEE (IEEE 1149.1)
• Wbudowany regulator napięcia (VREG) do regulacji zasilania wejściowego dla wszystkich poziomów wewnętrznych
