LPC1850FET180,551 Mikrokontrolery ARM – MCU Cortex-M3 200kB SRAM 200 kB SRAM

• Rdzeń procesora – procesor ARM Cortex-M3 (wersja r2p1), pracujący z częstotliwościami do 180 MHz.

– Wbudowana jednostka ochrony pamięci (MPU) ARM Cortex-M3 obsługująca osiem regionów.

– Wbudowany zagnieżdżony wektorowy kontroler przerwań (NVIC) ARM Cortex-M3.

– Wejście przerwań niemaskowalnych (NMI).

– Debugowanie JTAG i Serial Wire, śledzenie szeregowe, osiem punktów przerwania i cztery punkty obserwacyjne.

– Obsługa rozszerzonego modułu śledzenia (ETM) i rozszerzonego bufora śledzenia (ETB).

– Systemowy licznik czasu.

• Pamięć wbudowana

– 200 kB SRAM do wykorzystania kodu i danych.

– Wiele bloków SRAM z oddzielnym dostępem do magistrali.

– Pamięć ROM o pojemności 64 kB zawierająca kod rozruchowy i wbudowane sterowniki programowe.

– 64-bitowa + 256-bitowa pamięć jednorazowo programowalna (OTP) do ogólnego użytku.

• Jednostka generowania zegara

– Oscylator kwarcowy o zakresie roboczym od 1 MHz do 25 MHz.

– Wewnętrzny oscylator RC 12 MHz przycięty do 1,5% dokładności w zakresie temperatury i napięcia.

– Oscylator kwarcowy RTC o bardzo niskim poborze mocy.

– Trzy PLL umożliwiają pracę procesora do maksymalnej szybkości procesora bez potrzeby stosowania kryształu o wysokiej częstotliwości.Druga PLL jest dedykowana dla szybkiego USB, trzecia PLL może być używana jako PLL audio.

– Wyjście zegara

• Konfigurowalne cyfrowe urządzenia peryferyjne:

– Podsystem State Configurable Timer (SCTimer/PWM) w AHB.

– Global Input Multiplexer Array (GIMA) umożliwia krzyżowe łączenie wielu wejść i wyjść z urządzeniami peryferyjnymi sterowanymi zdarzeniami, takimi jak timery, SCTimer/PWM i ADC0/1

• Interfejsy szeregowe:

– Quad SPI Flash Interface (SPIFI) z 1-, 2- lub 4-bitowymi danymi z szybkością do 52 MB na sekundę.

– 10/100T Ethernet MAC z interfejsami RMII i MII oraz obsługą DMA dla wysokiej przepustowości przy niskim obciążeniu procesora.Obsługa znaczników czasu IEEE 1588/zaawansowanych znaczników czasu (IEEE 1588-2008 v2).

– Jeden szybki interfejs USB 2.0 Host/Device/OTG z obsługą DMA i wbudowanym szybkim PHY (USB0).

– Jeden szybki interfejs hosta/urządzenia USB 2.0 z obsługą DMA, wbudowanym interfejsem PHY o pełnej prędkości i interfejsem ULPI do zewnętrznego szybkiego PHY (USB1).

– Oprogramowanie do testowania elektrycznego interfejsu USB zawarte w stosie ROM USB.

– Cztery 550 UART z obsługą DMA: jeden UART z pełnym interfejsem modemu;jeden UART z interfejsem IrDA;trzy USART obsługują tryb synchroniczny UART i interfejs karty inteligentnej zgodny ze specyfikacją ISO7816.

– Maksymalnie dwa kontrolery C_CAN 2.0B z jednym kanałem każdy.Korzystanie z kontrolera C_CAN wyklucza działanie wszystkich innych urządzeń peryferyjnych podłączonych do tego samego mostka magistrali Patrz rysunek 1 i ref.2.

– Dwa kontrolery SSP z obsługą FIFO i wielu protokołów.Oba SSP z obsługą DMA.

– Jeden interfejs magistrali Fast-mode Plus I2C z trybem monitorowania i pinami I/O z otwartym drenem, zgodny z pełną specyfikacją magistrali I2C.Obsługuje szybkości transmisji danych do 1 Mbit/s.

– Jeden standardowy interfejs magistrali I2C z trybem monitorowania i standardowymi stykami we/wy.

– Dwa interfejsy I2S z obsługą DMA, każdy z jednym wejściem i jednym wyjściem.

• Cyfrowe urządzenia peryferyjne:

– Zewnętrzny kontroler pamięci (EMC) obsługujący zewnętrzne urządzenia SRAM, ROM, NOR flash i SDRAM.

– Kontroler LCD z obsługą DMA i programowalną rozdzielczością wyświetlania do 1024 H

– 768 V. Obsługuje monochromatyczne i kolorowe panele STN oraz kolorowe panele TFT;obsługuje 1/2/4/8 bpp Color Look-Up Table (CLUT) i 16/24-bitowe bezpośrednie mapowanie pikseli.

– Interfejs karty Secure Digital Input Output (SD/MMC).

– Ośmiokanałowy kontroler DMA ogólnego przeznaczenia może uzyskiwać dostęp do wszystkich pamięci w AHB i wszystkich urządzeń podrzędnych AHB obsługujących DMA.

– Do 164 styków wejścia/wyjścia ogólnego przeznaczenia (GPIO) z konfigurowalnymi rezystorami pull-up/pull-down.

– Rejestry GPIO znajdują się na AHB dla szybkiego dostępu.Porty GPIO obsługują DMA.

– Spośród wszystkich pinów GPIO można wybrać do ośmiu pinów GPIO jako źródła przerwań wrażliwych na krawędzie i poziom.

– Dwa moduły przerwań grupowych GPIO umożliwiają przerwanie na podstawie programowalnego wzorca stanów wejść grupy pinów GPIO.

– Cztery zegary/liczniki ogólnego przeznaczenia z możliwością przechwytywania i dopasowywania.

– Sterowanie jednym silnikiem PWM do sterowania silnikiem trójfazowym.

– Jeden interfejs enkodera kwadraturowego (QEI).

– Timer powtarzalnego przerwania (timer RI).

– Okienkowy zegar kontrolny.

– Zegar czasu rzeczywistego (RTC) o bardzo niskim zużyciu energii w oddzielnej domenie zasilania z 256 bajtami rejestrów zapasowych zasilanych bateryjnie.

– Budzik;może być zasilany bateryjnie.

• Analogowe urządzenia peryferyjne:

– Jeden 10-bitowy DAC z obsługą DMA i szybkością konwersji danych 400 kSamples/s.

– Dwa 10-bitowe przetworniki ADC z obsługą DMA i szybkością konwersji danych 400 kSamples/s.Do ośmiu kanałów wejściowych na ADC.

• Unikalny identyfikator dla każdego urządzenia.

• Moc:

– Pojedynczy zasilacz 3,3 V (2,2 V do 3,6 V) z wbudowanym wewnętrznym regulatorem napięcia dla zasilania rdzenia i domeny zasilania RTC.

– Domena zasilania zegara RTC może być zasilana oddzielnie za pomocą baterii 3 V.

– Cztery tryby zmniejszonego poboru mocy: uśpienie, głęboki sen, wyłączenie i głębokie wyłączenie.

– Wybudzanie procesora z trybu uśpienia poprzez przerwania wybudzania z różnych urządzeń peryferyjnych.

– Wybudzanie z trybów głębokiego uśpienia, wyłączania i głębokiego wyłączania poprzez zewnętrzne przerwania i przerwania generowane przez bloki zasilane bateryjnie w domenie zasilania RTC.

– Wykrywanie zaniku zasilania z czterema oddzielnymi progami dla przerwania i wymuszonego resetu.

– Resetowanie po włączeniu zasilania (POR).

• Dostępne jako 144-pinowe obudowy LQFP oraz jako 256-pinowe, 180-pinowe i 100-pinowe obudowy BGA.

• Przemysłowy

• Czytniki RFID

• Konsument

• e-pomiar

• AGD