LCMXO2-4000HC-4TG144C Programowalna tablica bramek 4320 LUT 115 IO 3,3 V 4 Spd
♠ Opis produktu
| Atrybut produktu | Wartość atrybutu |
| Producent: | Krata |
| Kategoria produktu: | FPGA - programowalna w terenie tablica bramek |
| RoHS: | Bliższe dane |
| Szereg: | LCMXO2 |
| Liczba elementów logicznych: | 4320 LE |
| Liczba wejść/wyjść: | 114 Wejść/Wyjść |
| Napięcie zasilania - min: | 2,375 V |
| Napięcie zasilania - maks.: | 3,6 V |
| Minimalna temperatura pracy: | 0 stopni Celsjusza |
| Maksymalna temperatura pracy: | + 85 stopni Celsjusza |
| Szybkość transmisji danych: | - |
| Liczba transceiverów: | - |
| Styl montażu: | SMD/SMT |
| Opakowanie / Sprawa: | TQFP-144 |
| Opakowanie: | Taca |
| Marka: | Krata |
| Rozproszona pamięć RAM: | 34 kbit |
| Wbudowana pamięć blokowa RAM - EBR: | 92 kbit |
| Maksymalna częstotliwość robocza: | 269MHz |
| Wrażliwość na wilgoć: | Tak |
| Liczba bloków macierzy logicznej - LAB: | 540 LAB |
| Prąd zasilania roboczego: | 8,45 miliamperogodzin |
| Napięcie zasilania roboczego: | 2,5 V/3,3 V |
| Typ produktu: | FPGA - programowalna w terenie tablica bramek |
| Ilość w opakowaniu fabrycznym: | 60 |
| Podkategoria: | Programowalne układy logiczne |
| Całkowita pamięć: | 222 kbit |
| Nazwa handlowa: | MachXO2 |
| Waga jednostkowa: | 0,046530 uncji |
1. Elastyczna architektura logiczna
Sześć urządzeń z 256 do 6864 LUT4 i 18 do 334Wejście/Wyjście
2. Urządzenia o bardzo niskim poborze mocy
Zaawansowany proces 65 nm o niskim poborze mocy
Pobór mocy w trybie czuwania zaledwie 22 μW
Programowalny, niskoskrzydłowy, różnicowy moduł wejścia/wyjścia
Tryb czuwania i inne opcje oszczędzania energii
3. Pamięć wbudowana i rozproszona
Do 240 kbitów pamięci RAM sysMEM™ Embedded Block
Do 54 kbitów rozproszonej pamięci RAM
Dedykowana logika sterowania FIFO
4. Pamięć Flash użytkownika na chipie
Do 256 kbitów pamięci Flash użytkownika
100 000 cykli zapisu
Dostępny poprzez WISHBONE, SPI, I2C i JTAGinterfejsy
Może być używany jako pamięć PROM procesora programowego lub jako pamięć Flashpamięć
5. Wstępnie zaprojektowane źródło synchroniczneWejście/Wyjście
Rejestry DDR w komórkach I/O
Dedykowana logika przekładni
Przełożenie 7:1 dla wejścia/wyjścia wyświetlacza
Ogólne DDR, DDRX2, DDRX4
Dedykowana pamięć DDR/DDR2/LPDDR z DQSwsparcie
6. Wysoka wydajność, elastyczny bufor wejścia/wyjścia
Programowalny bufor sysI/O™ obsługuje szeroki zakreszakres interfejsów:
Wersja LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, magistrala LVDS, MLVDS, RSDS, LVPECL
SSTL25/18
HSTL-18
Emulacja MIPI D-PHY
Wejścia przerzutnika Schmitta, histereza do 0,5 V
Obsługa I/O w trybie hot socketing
Zakończenie różnicowe na układzie scalonym
Programowalny tryb pull-up lub pull-down
7. Elastyczne taktowanie na chipie
Osiem zegarów podstawowych
Do dwóch zegarów brzegowych dla szybkiego wejścia/wyjściainterfejsy (tylko górna i dolna strona)
Do dwóch analogowych PLL na urządzenie z ułamkową nsynteza częstotliwości
Szeroki zakres częstotliwości wejściowych (od 7 MHz do 400 MHz)(MHz)
8. Nieulotny, nieskończenie rekonfigurowalny
Natychmiastowe włączanie – uruchamia się w mikrosekundy
Rozwiązanie jednoprocesorowe, bezpieczne
Programowalny przez JTAG, SPI lub I2C
Obsługuje programowanie w tle pamięci nieulotnejpamięć
Opcjonalny podwójny rozruch z zewnętrzną pamięcią SPI
9. Rekonfiguracja TransFR™
Aktualizacja logiki w terenie podczas pracy systemu
10. Ulepszone wsparcie na poziomie systemu
Funkcje wzmocnione na układzie: SPI, I2C,licznik czasu
Oscylator wbudowany w układ o dokładności 5,5%
Unikalny TraceID do śledzenia systemu
Tryb jednorazowego programowania (OTP)
Pojedynczy zasilacz o wydłużonym czasie działaniazakres
Skanowanie granic zgodnie ze standardem IEEE 1149.1
Programowanie w systemie zgodne ze standardem IEEE 1532
11. Szeroki wybór opcji pakietowych
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opcje obudowy fpBGA, QFN
Opcje pakietów o małych rozmiarach
Tak małe jak 2,5 mm x 2,5 mm
Obsługiwana migracja gęstości
Zaawansowane opakowanie bezhalogenowe
