LCMXO2-2000HC-4BG256C FPGA – programowalna tablica bramek 2112 LUT 207 IO 3,3 V 4 Spd
♠ Opis produktu
| Atrybut produktu | Wartość atrybutu |
| Producent: | Krata |
| Kategoria produktu: | FPGA - programowalna w terenie tablica bramek |
| RoHS: | Bliższe dane |
| Szereg: | LCMXO2 |
| Liczba elementów logicznych: | 2112 LE |
| Liczba wejść/wyjść: | 206 Wejść/Wyjść |
| Napięcie zasilania - min: | 2,375 V |
| Napięcie zasilania - maks.: | 3,6 V |
| Minimalna temperatura pracy: | 0 stopni Celsjusza |
| Maksymalna temperatura pracy: | + 85 stopni Celsjusza |
| Szybkość transmisji danych: | - |
| Liczba transceiverów: | - |
| Styl montażu: | SMD/SMT |
| Opakowanie / Sprawa: | CABGA-256 |
| Opakowanie: | Taca |
| Marka: | Krata |
| Rozproszona pamięć RAM: | 16 kbit |
| Wbudowana pamięć blokowa RAM - EBR: | 74 kbit |
| Maksymalna częstotliwość robocza: | 269MHz |
| Wrażliwość na wilgoć: | Tak |
| Liczba bloków macierzy logicznej - LAB: | 264 LAB |
| Prąd zasilania roboczego: | 4,8 miliamperogodzin |
| Napięcie zasilania roboczego: | 2,5 V/3,3 V |
| Typ produktu: | FPGA - programowalna w terenie tablica bramek |
| Ilość w opakowaniu fabrycznym: | 119 |
| Podkategoria: | Programowalne układy logiczne |
| Całkowita pamięć: | 170 kbit |
| Nazwa handlowa: | MachXO2 |
| Waga jednostkowa: | 0,429319 uncji |
1. Elastyczna architektura logiczna
• Sześć urządzeń z 256 do 6864 LUT4 i 18 do 334 wejściami/wyjściami Urządzenia o bardzo niskim poborze mocy
• Zaawansowany proces 65 nm o niskim poborze mocy
• Pobór mocy w trybie czuwania zaledwie 22 µW
• Programowalne wejścia/wyjścia różnicowe o niskim zakresie wahań
• Tryb czuwania i inne opcje oszczędzania energii 2. Pamięć wbudowana i rozproszona
• Do 240 kbitów pamięci RAM sysMEM™ Embedded Block
• Do 54 kbitów rozproszonej pamięci RAM
• Dedykowana logika sterowania FIFO
3. Pamięć Flash użytkownika na chipie
• Do 256 kbitów pamięci Flash użytkownika
• 100 000 cykli zapisu
• Dostępny poprzez interfejsy WISHBONE, SPI, I2 C i JTAG
• Może być używany jako pamięć PROM procesora programowego lub jako pamięć Flash
4. Wstępnie zaprojektowane źródłowe synchroniczne wejście/wyjście
• Rejestry DDR w komórkach I/O
• Dedykowana logika przełożeń
• Przełożenie 7:1 dla wejść/wyjść wyświetlacza
• Generyczny DDR, DDRX2, DDRX4
• Dedykowana pamięć DDR/DDR2/LPDDR ze wsparciem DQS
5. Wysoka wydajność, elastyczny bufor wejścia/wyjścia
• Programowalny bufor sysIO™ obsługuje szeroką gamę interfejsów:
Wersja: 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, magistrala LVDS, MLVDS, RSDS, LVPECL
– SSTL25/18
– HSTL-18
– Wejścia przerzutnika Schmitta, histereza do 0,5 V
• Obsługa gniazdowania na gorąco w interfejsach I/O
• Zakończenie różnicowe na układzie scalonym
• Programowalny tryb pull-up lub pull-down
6. Elastyczne taktowanie na chipie
• Osiem zegarów podstawowych
• Do dwóch zegarów krawędziowych dla szybkich interfejsów wejścia/wyjścia (tylko strona górna i dolna)
• Do dwóch analogowych PLL na urządzenie z syntezą częstotliwości ułamkowej n
– Szeroki zakres częstotliwości wejściowych (od 7 MHz do 400 MHz)
7. Nieulotny, nieskończenie rekonfigurowalny
• Natychmiastowe włączanie
– uruchamia się w mikrosekundy
• Jednoprocesorowe, bezpieczne rozwiązanie
• Programowalny przez JTAG, SPI lub I2 C
• Obsługuje programowanie w tle nie-vola
8.pamięć kafelkowa
• Opcjonalny podwójny rozruch z zewnętrzną pamięcią SPI
9. Rekonfiguracja TransFR™
• Aktualizacja logiki w terenie podczas pracy systemu
10. Ulepszone wsparcie na poziomie systemu
• Funkcje wzmocnione na układzie: SPI, I2 C, timer/licznik
• Oscylator wbudowany w układ o dokładności 5,5%
• Unikalny TraceID do śledzenia systemu
• Tryb jednorazowego programowania (OTP)
• Pojedynczy zasilacz o rozszerzonym zakresie działania
• Skanowanie granic zgodnie ze standardem IEEE 1149.1
• Programowanie w systemie zgodne ze standardem IEEE 1532
11. Szeroki wybór opcji pakietowych
• Opcje obudowy TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Opcje pakietów o małych rozmiarach
– Już od 2,5 mm x 2,5 mm
• Obsługiwana migracja gęstości
• Zaawansowane opakowanie bezhalogenowe
