LCMXO1200C-3TN144I FPGA – programowalna przez użytkownika macierz bramek 1200 LUT 113 IO 1.8 /2.5/3.3V -3 Spd I
♠ Opis produktu
| Atrybut produktu | Wartość atrybutu |
| Producent: | Krata |
| Kategoria produktu: | FPGA — programowalna przez użytkownika macierz bramek |
| RoHS: | Detale |
| Seria: | LCMXO1200C |
| Liczba elementów logicznych: | 1200 LE |
| Liczba wejść/wyjść: | 113 we/wy |
| Napięcie zasilania — min.: | 1,71 V |
| Napięcie zasilania — maks.: | 3,465 V |
| Minimalna temperatura pracy: | - 40 C |
| Maksymalna temperatura robocza: | + 100 C |
| Prędkość transmisji danych: | - |
| Liczba nadajników: | - |
| Styl montażu: | SMD/SMT |
| Opakowanie/sprawa: | TQFP-144 |
| Opakowanie: | Taca |
| Marka: | Krata |
| Rozproszona pamięć RAM: | 6,4 kb |
| Wbudowana blokowa pamięć RAM — EBR: | 9,2 kbitów |
| Wysokość: | 1,4 mm |
| Długość: | 20 mm |
| Maksymalna częstotliwość robocza: | 500MHz |
| Wrażliwy na wilgoć: | Tak |
| Liczba bloków tablicy logicznej - LAB: | 150 LABORATORIUM |
| Prąd zasilania operacyjnego: | 21mA |
| Robocze napięcie zasilania: | 1,8 V/2,5 V/3,3 V |
| Rodzaj produktu: | FPGA — programowalna przez użytkownika macierz bramek |
| Fabryczna ilość w opakowaniu: | 60 |
| Podkategoria: | Programowalne układy logiczne |
| Całkowita pamięć: | 15,6 kbitów |
| Szerokość: | 20 mm |
| Masa jednostkowa: | 1,319 gr |
Nieulotne, nieskończenie rekonfigurowalne
• Instant-on – włącza się w ciągu mikrosekund
• Pojedynczy układ scalony, nie wymaga zewnętrznej pamięci konfiguracyjnej
• Doskonałe bezpieczeństwo projektu, brak strumienia bitów do przechwycenia
• Rekonfiguracja logiki opartej na SRAM w milisekundach
• Pamięć SRAM i pamięć nieulotna programowalna przez port JTAG
• Obsługuje programowanie pamięci nieulotnej w tle
Tryb uśpienia
• Umożliwia nawet 100-krotną redukcję prądu statycznego
Rekonfiguracja TransFR™ (TFR)
• Aktualizacja logiki w terenie podczas pracy systemu
Wysoka gęstość we/wy do logiki
• 256 do 2280 LUT4
• Od 73 do 271 wejść/wyjść z rozbudowanymi opcjami pakietów
• Obsługiwana migracja gęstości
• Opakowanie bez ołowiu/zgodne z dyrektywą RoHS
Pamięć wbudowana i rozproszona
• Do 27,6 Kb wbudowanej blokowej pamięci RAM sysMEM™
• Do 7,7 Kbitów rozproszonej pamięci RAM
• Dedykowana logika sterowania FIFO
Elastyczny bufor we/wy
• Programowalny bufor sysIO™ obsługuje szeroką gamę interfejsów:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLL
• Do dwóch analogowych PLL na urządzenie
• Mnożenie zegara, dzielenie i przesunięcie fazowe
Wsparcie na poziomie systemu
• Skanowanie graniczne zgodne ze standardem IEEE 1149.1
• Wbudowany oscylator
• Urządzenia działają z zasilaniem 3,3V, 2,5V, 1,8V lub 1,2V
• Programowanie w systemie zgodne ze standardem IEEE 1532
