FS32K146HFT0VLHT ARM Mikrokontrolery MCU S32K146 M4F Flash 1M RAM 128KB

• Charakterystyka pracy
– Zakres napięcia: 2,7 V do 5,5 V
– Zakres temperatury otoczenia: -40 °C do 105 °C dlaTryb HSRUN, od -40 °C do 150 °C w trybie RUN

• Rdzeń Arm™ Cortex-M4F/M0+, procesor 32-bitowy
– Obsługuje częstotliwość do 112 MHz (tryb HSRUN)z 1,25 Dhrystone MIPS na MHz
– Arm Core oparty na architekturze Armv7 iKciuk®-2 ISA
– Zintegrowany procesor sygnału cyfrowego (DSP)
– Konfigurowalny zagnieżdżony kontroler przerwań wektorowych(NVIC)
– Jednostka zmiennoprzecinkowa pojedynczej precyzji (FPU)

• Interfejsy zegara
– 4 – 40 MHz szybki zewnętrzny oscylator (SOSC) z maks.do 50 MHz DC zewnętrzny kwadratowy zegar wejściowytryb zegara zewnętrznego
– 48 MHz szybki wewnętrzny oscylator RC (FIRC)
– 8 MHz powolny wewnętrzny oscylator RC (SIRC)
– 128 kHz oscylator małej mocy (LPO)
– System z blokadą fazową do 112 MHz (HSRUN)Pętla (SPLL)
– Do 20 MHz TCLK i 25 MHz SWD_CLK
– 32 kHz zewnętrzny zegar licznika czasu rzeczywistego(RTC_CLKIN)

• Zarządzanie energią
– Rdzeń Arm Cortex-M4F/M0+ o niskim poborze mocydoskonała efektywność energetyczna
– Kontroler zarządzania energią (PMC) z wielomatryby zasilania: HSRUN, RUN, STOP, VLPR iVLPS. Uwaga: CSEc (Security) lub zapisy EEPROM/wymazanie spowoduje wyzwolenie flag błędów w trybie HSRUN (112MHz), ponieważ ten przypadek użycia nie jest dozwolonywykonać jednocześnie. Urządzenie będzie musiałoprzełącz na tryb RUN (80 MHz), aby wykonać CSEc(Bezpieczeństwo) lub zapis/kasowanie pamięci EEPROM.
– Obsługa bramkowania zegara i pracy przy niskim poborze mocyokreślone urządzenia peryferyjne.

• Pamięć i interfejsy pamięci
– Do 2 MB pamięci flash programu z ECC
– 64 KB FlexNVM na pamięć flash z ECCi emulacja EEPROM. Uwaga: CSEc (Security) lubZapisy/kasowanie pamięci EEPROM powodują wyzwolenie flag błędów wTryb HSRUN (112 MHz), ponieważ jest to przypadek użycianie wolno wykonywać jednocześnie. Urządzeniebędzie musiał przełączyć się na tryb RUN (80 MHz), abywykonaj operacje CSEc (Security) lub zapisu/kasowania EEPROM.
– Do 256 KB SRAM z ECC
– Do 4 KB pamięci FlexRAM do wykorzystania jako SRAM lubemulacja EEPROM
– Pamięć podręczna kodu do 4 KB w celu zminimalizowania wydajnościwpływ opóźnień dostępu do pamięci
– QuadSPI ze wsparciem HyperBus™

• Analogowy sygnał mieszany
– Do dwóch przetworników analogowo-cyfrowych 12-bitowych(ADC) z maksymalnie 32 kanałami wejść analogowych namoduł
– Jeden komparator analogowy (CMP) z wewnętrznym 8-bitowymKonwerter cyfrowo-analogowy (DAC)

• Funkcjonalność debugowania
– Port debugowania JTAG Serial Wire (SWJ-DP) łączy
– Debugowanie punktu obserwacyjnego i śledzenia (DWT)
– Makrokomórka śledzenia instrumentacji (ITM)
– Jednostka interfejsu portu testowego (TPIU)
– Jednostka Flash Patch and Breakpoint (FPB)

• Interfejs człowiek-maszyna (HMI)
– Do 156 pinów GPIO z funkcją przerwania
– Przerwanie niemaskowalne (NMI)

• Interfejsy komunikacyjne
– Do trzech modułów odbiornika/nadajnika uniwersalnego asynchronicznego o niskim poborze mocy (LPUART/LIN) z obsługą DMAi niskiej dostępności mocy
– Do trzech modułów Low Power Serial Peripheral Interface (LPSPI) z obsługą DMA i niskim poborem mocy
– Do dwóch modułów Low Power Inter-Integrated Circuit (LPI2C) z obsługą DMA i niskim poborem mocy
– Do trzech modułów FlexCAN (z opcjonalną obsługą CAN-FD)
– Moduł FlexIO do emulacji protokołów komunikacyjnych i urządzeń peryferyjnych (UART, I2C, SPI, I2S, LIN, PWM itp.).
– Do jednego modułu Ethernet 10/100 Mb/s z obsługą IEEE1588 i dwa moduły interfejsu synchronicznego audio (SAI).

• Bezpieczeństwo i ochrona
– Silnik usług kryptograficznych (CSEc) implementuje kompleksowy zestaw funkcji kryptograficznych opisanych wSpecyfikacja funkcjonalna SHE (Secure Hardware Extension). Uwaga: Zapisy/kasowanie CSEc (Secure) lub EEPROM będą
wyzwalają flagi błędów w trybie HSRUN (112 MHz), ponieważ ten przypadek użycia nie może być wykonywany jednocześnie.urządzenie będzie musiało przełączyć się w tryb RUN (80 MHz), aby wykonać operacje CSEc (bezpieczeństwo) lub zapisu/kasowania pamięci EEPROM.
– 128-bitowy numer identyfikacyjny (ID)
– Kod korekcji błędów (ECC) w pamięciach flash i SRAM
– Jednostka ochrony pamięci systemowej (System MPU)
– Moduł cyklicznej kontroli nadmiarowej (CRC)
– Wewnętrzny organ nadzorujący (WDOG)
– Moduł zewnętrznego monitora Watchdog (EWM)

• Czas i kontrola
– Do ośmiu niezależnych 16-bitowych modułów FlexTimers (FTM), oferujących do 64 standardowych kanałów (IC/OC/PWM)
– Jeden 16-bitowy timer niskiego poboru mocy (LPTMR) z elastyczną kontrolą wybudzania
– Dwa programowalne bloki opóźnienia (PDB) z elastycznym systemem wyzwalania
– Jeden 32-bitowy układ czasowy przerwania o niskim poborze mocy (LPIT) z 4 kanałami
– 32-bitowy licznik czasu rzeczywistego (RTC)

• Pakiet
– obudowa QFN 32-pinowa, LQFP 48-pinowa, LQFP 64-pinowa, LQFP 100-pinowa, MAPBGA 100-pinowa, LQFP 144-pinowa, LQFP 176-pinowaopcje

• 16-kanałowy DMA z maksymalnie 63 źródłami żądań przy użyciu DMAMUX