FS32K146HFT0VLHT Mikrokontrolery ARM MCU S32K146 M4F Flash 1M RAM 128KB

• Charakterystyka operacyjna
– Zakres napięcia: od 2,7 V do 5,5 V
– Zakres temperatury otoczenia: -40°C do 105°C dlaTryb HSRUN, -40°C do 150°C dla trybu RUN

• Rdzeń Arm™ Cortex-M4F/M0+, 32-bitowy procesor
– Obsługuje częstotliwość do 112 MHz (tryb HSRUN)z 1,25 Dhrystone MIPS na MHz
– Rdzeń ARM oparty na architekturze Armv7 iThumb®-2 ISA
– Zintegrowany cyfrowy procesor sygnałowy (DSP)
– Konfigurowalny zagnieżdżony wektorowy kontroler przerwań(NVIC)
– Jednostka zmiennoprzecinkowa o pojedynczej precyzji (FPU)

• Interfejsy zegara
– 4 – 40 MHz szybki oscylator zewnętrzny (SOSC) z updo 50 MHz DC zewnętrznego kwadratowego zegara wejściowego wtryb zegara zewnętrznego
– 48 MHz Szybki wewnętrzny oscylator RC (FIRC)
– 8 MHz powolny wewnętrzny oscylator RC (SIRC)
– Oscylator małej mocy 128 kHz (LPO)
– Blokada fazowa systemu do 112 MHz (HSRUN).Pętla (SPLL)
– Do 20 MHz TCLK i 25 MHz SWD_CLK
– Zewnętrzny zegar licznika czasu rzeczywistego 32 kHz(RTC_CLKIN)

• Zarządzanie energią
– Rdzeń Arm Cortex-M4F/M0+ o niskim poborze mocy zdoskonała efektywność energetyczna
– Kontroler zarządzania energią (PMC) z wielomatryby zasilania: HSRUN, RUN, STOP, VLPR iVLPS.Uwaga: CSEc (bezpieczeństwo) lub EEPROM zapisuje/kasowanie wywoła flagi błędów w trybie HSRUN (112MHz), ponieważ ten przypadek użycia nie jest dozwolonywykonać jednocześnie.Urządzenie będzie musiałoprzełączyć w tryb RUN (80 MHz), aby wykonać CSEc(Bezpieczeństwo) lub zapis/kasowanie pamięci EEPROM.
– Obsługa bramkowania zegara i pracy przy niskim poborze mocyokreślone urządzenia peryferyjne.

• Pamięć i interfejsy pamięci
– Do 2 MB pamięci flash programu z ECC
– 64 KB FlexNVM dla pamięci flash danych z ECCi emulacja pamięci EEPROM.Uwaga: CSEc (bezpieczeństwo) lubZapisy/kasowanie pamięci EEPROM wywołają flagi błędówTryb HSRUN (112 MHz), ponieważ jest to przypadek użycianie wolno wykonywać jednocześnie.Urządzeniebędzie musiał przełączyć się w tryb RUN (80 MHz).wykonaj zapisy/kasowanie CSEc (bezpieczeństwo) lub EEPROM.
– Do 256 KB SRAM z ECC
– Do 4 KB FlexRAM do użytku jako SRAM lubemulacja pamięci EEPROM
– Do 4 KB pamięci podręcznej kodu w celu zminimalizowania wydajnościwpływ opóźnień dostępu do pamięci
– QuadSPI z obsługą HyperBus™

• Analogowy sygnał mieszany
– Do dwóch 12-bitowych przetworników analogowo-cyfrowych(ADC) z maksymalnie 32 kanałowymi wejściami analogowymi namoduł
– Jeden komparator analogowy (CMP) z wewnętrznym 8-bitowymPrzetwornik cyfrowo-analogowy (DAC)

• Funkcja debugowania
– Łączy port szeregowy JTAG Debug Port (SWJ-DP).
– Debugowanie punktu kontrolnego i śledzenia (DWT)
– Śledzenie oprzyrządowania Macrocell (ITM)
– Jednostka interfejsu portu testowego (TPIU)
– Jednostka Flash Patch and Breakpoint (FPB).

• Interfejs człowiek-maszyna (HMI)
– Do 156 pinów GPIO z funkcją przerwania
– Przerwanie niemaskowalne (NMI)

• Interfejsy komunikacyjne
– Maksymalnie trzy moduły uniwersalnego asynchronicznego odbiornika/nadajnika małej mocy (LPUART/LIN) z obsługą DMAi małej dostępności mocy
– Maksymalnie trzy moduły LPSPI (Low Power Serial Peripheral Interface) z obsługą DMA i niską dostępnością zasilania
– Maksymalnie dwa moduły LPI2C (Low Power Inter-Integrated Circuit) z obsługą DMA i niską dostępnością zasilania
– Do trzech modułów FlexCAN (z opcjonalną obsługą CAN-FD)
– Moduł FlexIO do emulacji protokołów komunikacyjnych i urządzeń peryferyjnych (UART, I2C, SPI, I2S, LIN, PWM itp.).
– Maksymalnie jeden Ethernet 10/100 Mb/s z obsługą IEEE1588 i dwa moduły synchronicznego interfejsu audio (SAI).

• Bezpieczeństwo i ochrona
– Cryptographic Services Engine (CSEc) implementuje kompleksowy zestaw funkcji kryptograficznych, jak opisano wSpecyfikacja funkcjonalna SHE (Secure Hardware Extension).Uwaga: CSEc (bezpieczeństwo) lub EEPROM zapisuje/kasuje
wyzwalają flagi błędów w trybie HSRUN (112 MHz), ponieważ ten przypadek użycia nie może działać jednocześnie.Theurządzenie będzie musiało przełączyć się w tryb RUN (80 MHz), aby wykonać CSEc (bezpieczeństwo) lub zapis/kasowanie pamięci EEPROM.
– 128-bitowy unikalny numer identyfikacyjny (ID).
– Kod korekcji błędów (ECC) w pamięciach flash i SRAM
– Jednostka ochrony pamięci systemowej (MPU systemu)
– Moduł cyklicznej kontroli nadmiarowej (CRC).
– Wewnętrzny strażnik (WDOG)
– Moduł zewnętrznego monitora Watchdog (EWM).

• Czas i kontrola
– Do ośmiu niezależnych 16-bitowych modułów FlexTimers (FTM), oferujących do 64 standardowych kanałów (IC/OC/PWM)
– Jeden 16-bitowy zegar niskiego poboru mocy (LPTMR) z elastyczną kontrolą wybudzania
– Dwa programowalne bloki opóźniające (PDB) z elastycznym systemem wyzwalania
– Jeden 32-bitowy timer przerwania przy niskim poborze mocy (LPIT) z 4 kanałami
– 32-bitowy licznik czasu rzeczywistego (RTC)

• Pakiet
– pakiet 32-pin QFN, 48-pin LQFP, 64-pin LQFP, 100-pin LQFP, 100-pin MAPBGA, 144-pin LQFP, 176-pin LQFPopcje

• 16 kanałów DMA z maksymalnie 63 źródłami żądań przy użyciu DMAMUX