FS32K116LIT0VFMR S32K116 Arm Cortex-M0+, 48 MHz, 128 Kb Flash, ISELED, FlexIO, QFN32 – mikrokontrolery S32K do zastosowań ogólnych

• Charakterystyka pracy
– Zakres napięcia: 2,7 V do 5,5 V
– Zakres temperatur otoczenia: -40 °C do 105 °C w trybie HSRUN, -40 °C do 150 °C w trybie RUN
• Rdzeń Arm™ Cortex-M4F/M0+, procesor 32-bitowy
– Obsługuje częstotliwość do 112 MHz (tryb HSRUN) z 1,25 Dhrystone MIPS na MHz
– Arm Core oparty na architekturze Armv7 i Thumb®-2 ISA
– Zintegrowany procesor sygnału cyfrowego (DSP)
– Konfigurowalny zagnieżdżony kontroler przerwań wektorowych (NVIC)
– Jednostka zmiennoprzecinkowa pojedynczej precyzji (FPU)
• Interfejsy zegara
– 4 – 40 MHz szybki zewnętrzny oscylator (SOSC) z zewnętrznym kwadratowym zegarem wejściowym DC do 50 MHz w trybie zegara zewnętrznego
– 48 MHz szybki wewnętrzny oscylator RC (FIRC)
– 8 MHz powolny wewnętrzny oscylator RC (SIRC)
– 128 kHz oscylator małej mocy (LPO)
– Do 112 MHz (HSRUN) System pętli synchronizacji fazowej (SPLL)
– Do 20 MHz TCLK i 25 MHz SWD_CLK
– 32 kHz zegar zewnętrzny licznika czasu rzeczywistego (RTC_CLKIN)
• Zarządzanie energią
– Rdzeń Arm Cortex-M4F/M0+ o niskim poborze mocy i doskonałej efektywności energetycznej
– Power Management Controller (PMC) z wieloma trybami zasilania: HSRUN, RUN, STOP, VLPR i VLPS. Uwaga: Zapisy/kasowanie CSEc (Security) lub EEPROM wyzwolą flagi błędów w trybie HSRUN (112 MHz), ponieważ ten przypadek użycia nie może być wykonywany jednocześnie. Urządzenie będzie musiało przełączyć się w tryb RUN (80 MHz), aby wykonać zapisy/kasowanie CSEc (Security) lub EEPROM.
– Obsługa bramkowania zegara i pracy przy niskim poborze mocy na wybranych urządzeniach peryferyjnych.
• Pamięć i interfejsy pamięci
– Do 2 MB pamięci flash programu z ECC
– 64 KB FlexNVM dla pamięci flash z emulacją ECC i EEPROM. Uwaga: Zapisy/kasowanie CSEc (Security) lub EEPROM wyzwolą flagi błędów w trybie HSRUN (112 MHz), ponieważ ten przypadek użycia nie może być wykonywany jednocześnie. Urządzenie będzie musiało przełączyć się w tryb RUN (80 MHz), aby wykonać zapisy/kasowanie CSEc (Security) lub EEPROM.
– Do 256 KB SRAM z ECC
– Do 4 KB pamięci FlexRAM do wykorzystania jako emulacja pamięci SRAM lub EEPROM
– Pamięć podręczna kodu do 4 KB w celu zminimalizowania wpływu opóźnień w dostępie do pamięci na wydajność
– QuadSPI ze wsparciem HyperBus™
• Analogowy sygnał mieszany
– Do dwóch 12-bitowych przetworników analogowo-cyfrowych (ADC) z maksymalnie 32 kanałami wejściowymi analogowymi na moduł
– Jeden komparator analogowy (CMP) z wewnętrznym 8-bitowym przetwornikiem cyfrowo-analogowym (DAC)
• Funkcjonalność debugowania
– Port debugowania JTAG Serial Wire (SWJ-DP) łączy
– Debugowanie punktu obserwacyjnego i śledzenia (DWT)
– Makrokomórka śledzenia instrumentacji (ITM)
– Jednostka interfejsu portu testowego (TPIU)
– Jednostka Flash Patch and Breakpoint (FPB)
• Interfejs człowiek-maszyna (HMI)
– Do 156 pinów GPIO z funkcją przerwania
– Przerwanie niemaskowalne (NMI)

• Interfejsy komunikacyjne
– Do trzech modułów odbiornika/nadajnika uniwersalnego asynchronicznego o niskim poborze mocy (LPUART/LIN) z obsługą DMA i niskim poborem mocy
– Do trzech modułów Low Power Serial Peripheral Interface (LPSPI) z obsługą DMA i niskim poborem mocy
– Do dwóch modułów Low Power Inter-Integrated Circuit (LPI2C) z obsługą DMA i niskim poborem mocy
– Do trzech modułów FlexCAN (z opcjonalną obsługą CAN-FD)
– Moduł FlexIO do emulacji protokołów komunikacyjnych i urządzeń peryferyjnych (UART, I2C, SPI, I2S, LIN, PWM itp.).
– Do jednego modułu Ethernet 10/100 Mb/s z obsługą IEEE1588 i dwa moduły interfejsu synchronicznego audio (SAI).
• Bezpieczeństwo i ochrona
– Cryptographic Services Engine (CSEc) implementuje kompleksowy zestaw funkcji kryptograficznych opisanych w specyfikacji funkcjonalnej SHE (Secure Hardware Extension). Uwaga: CSEc (Security) lub zapisy/kasowanie EEPROM wyzwolą flagi błędów w trybie HSRUN (112 MHz), ponieważ ten przypadek użycia nie może być wykonywany jednocześnie. Urządzenie będzie musiało przełączyć się w tryb RUN (80 MHz), aby wykonać CSEc (Security) lub zapisy/kasowanie EEPROM.
– 128-bitowy numer identyfikacyjny (ID)
– Kod korekcji błędów (ECC) w pamięciach flash i SRAM
– Jednostka ochrony pamięci systemowej (System MPU)
– Moduł cyklicznej kontroli nadmiarowej (CRC)
– Wewnętrzny organ nadzorujący (WDOG)
– Moduł zewnętrznego monitora Watchdog (EWM)
• Czas i kontrola
– Do ośmiu niezależnych 16-bitowych modułów FlexTimers (FTM), oferujących do 64 standardowych kanałów (IC/OC/PWM)
– Jeden 16-bitowy timer niskiego poboru mocy (LPTMR) z elastyczną kontrolą wybudzania
– Dwa programowalne bloki opóźnienia (PDB) z elastycznym systemem wyzwalania
– Jeden 32-bitowy układ czasowy przerwania o niskim poborze mocy (LPIT) z 4 kanałami
– 32-bitowy licznik czasu rzeczywistego (RTC)
• Pakiet
– opcje obudów: 32-pinowa QFN, 48-pinowa LQFP, 64-pinowa LQFP, 100-pinowa LQFP, 100-pinowa MAPBGA, 144-pinowa LQFP, 176-pinowa LQFP
• 16-kanałowy DMA z maksymalnie 63 źródłami żądań przy użyciu DMAMUX