AT91SAM7X256C-AU Mikrokontrolery ARM – MCU LQFP GRN IND TMP MRL C

 Zawiera procesor ARM7TDMI ARM Thumb®

 Wysokowydajna 32-bitowa architektura RISC

 Zestaw instrukcji 16-bitowych o dużej gęstości

 Lider w MIPS/Watt

 Emulator układu EmbeddedICE™, obsługa kanału komunikacji debugowania

 Wewnętrzna szybka pamięć Flash

 512 KB (SAM7X512) zorganizowane w dwa banki po 1024 strony po 256 bajtów (podwójna płaszczyzna)

 256 KB (SAM7X256) zorganizowane w 1024 stronach po 256 bajtów (pojedyncza płaszczyzna)

 128 KB (SAM7X128) zorganizowane w 512 stronach po 256 bajtów (pojedyncza płaszczyzna)

 Pojedynczy cykl dostępu do 30 MHz w najgorszych warunkach

 Bufor wstępnego pobierania optymalizujący wykonywanie instrukcji kciuka przy maksymalnej prędkości

 Czas programowania strony: 6 ms, w tym automatyczne usuwanie strony, czas całkowitego usuwania: 15 ms

 10 000 cykli zapisu, 10-letnia możliwość przechowywania danych, możliwość blokowania sektorów, bit bezpieczeństwa pamięci Flash

 Szybki interfejs programowania Flash do produkcji wielkoseryjnej

 Wewnętrzna szybka pamięć SRAM, dostęp w jednym cyklu przy maksymalnej prędkości

 128 KB (SAM7X512)

 64 KB (SAM7X256)

 32 KB (SAM7X128)

 Kontroler pamięci (MC)

 Wbudowany kontroler Flash, wykrywanie stanu przerwania i nieprawidłowego ustawienia

 Zresetuj kontroler (RSTC)

 Na bazie ogniw resetujących po włączeniu zasilania i fabrycznie skalibrowanego detektora spadku napięcia o niskim poborze mocy

 Zapewnia kształtowanie sygnału resetowania zewnętrznego i status źródła resetowania

 Generator zegara (CKGR)

 Oscylator RC o niskim poborze mocy, oscylator wbudowany w układ scalony o częstotliwości od 3 do 20 MHz i jeden PLL

 Kontroler zarządzania energią (PMC)

 Możliwości optymalizacji zużycia energii, w tym tryb powolnego taktowania (do 500 Hz) i tryb bezczynności

 Cztery programowalne sygnały zegara zewnętrznego

 Zaawansowany kontroler przerwań (AIC)

 Indywidualnie maskowalne, ośmiopoziomowe priorytetowe, wektorowe źródła przerwań

 Dwa zewnętrzne źródła przerwań i jedno szybkie źródło przerwań, ochrona przed przerwaniami niepożądanymi

 Jednostka debugowania (DBGU)

 2-żyłowy UART i obsługa przerwania kanału komunikacji debugowania, programowalna ochrona przed dostępem ICE

 Tryb do ogólnej komunikacji szeregowej UART 2-przewodowej

 Timer okresowy (PIT)

 20-bitowy programowalny licznik plus 12-bitowy licznik interwałowy

 Watchdog okienkowy (WDT)

 12-bitowy programowalny licznik chroniony kluczem

 Dostarcza sygnały resetu lub przerwania do systemu

 Licznik może zostać zatrzymany, gdy procesor znajduje się w stanie debugowania lub w trybie bezczynności

 Timer czasu rzeczywistego (RTT)

 32-bitowy licznik z alarmem

 Działa na wewnętrznym oscylatorze RC

 Dwa równoległe kontrolery wejścia/wyjścia (PIO)

 Sześćdziesiąt dwie programowalne linie wejścia/wyjścia multipleksowane z maksymalnie dwoma peryferyjnymi wejściami/wyjściami

 Możliwość przerwania zmiany wejścia na każdej linii wejścia/wyjścia

 Indywidualnie programowalny otwarty dren, rezystor podciągający i wyjście synchroniczne

 Trzynaście kanałów kontrolera DMA peryferyjnego (PDC)

 Jeden port USB 2.0 o pełnej prędkości (12 Mbitów na sekundę)

 Transceiver na układzie scalonym, konfigurowalne zintegrowane pamięci FIFO o pojemności 1352 bajtów

 Jeden Ethernet MAC 10/100 base-T

 Interfejs niezależny od mediów (MII) lub zredukowany interfejs niezależny od mediów (RMII)

 Zintegrowane 28-bajtowe FIFO i dedykowane kanały DMA do transmisji i odbioru

 Jeden kontroler CAN zgodny z częścią 2.0A i częścią 2.0B

 Osiem w pełni programowalnych skrzynek pocztowych obiektów wiadomości, 16-bitowy licznik znaczników czasu

 Jeden synchroniczny kontroler szeregowy (SSC)

 Niezależne sygnały zegara i synchronizacji ramek dla każdego odbiornika i nadajnika

 Obsługa interfejsu analogowego I²S, obsługa multipleksowania z podziałem czasu

 Możliwość przesyłania strumieniowego danych o dużej prędkości i 32-bitowym transferze danych

 Dwa uniwersalne odbiorniki synchroniczne/asynchroniczne (USART)

 Indywidualny generator szybkości transmisji, modulacja/demodulacja podczerwieni IrDA®

 Obsługa karty inteligentnej ISO7816 T0/T1, sprzętowe uzgadnianie, obsługa RS485

 Pełna obsługa linii modemowej na USART1

 Dwa interfejsy szeregowe Master/Slave Peripheral Interface (SPI)

 8- do 16-bitowa programowalna długość danych, cztery zewnętrzne układy scalone do wyboru

 Jeden trzykanałowy 16-bitowy licznik/timer (TC)

 Trzy zewnętrzne wejścia zegara, dwa wielofunkcyjne piny I/O na kanał

 Podwójna generacja PWM, tryb przechwytywania/kształtu fali, możliwość przełączania w górę/w dół

 Jeden czterokanałowy 16-bitowy kontroler modulacji szerokości mocy (PWMC)

 Jeden interfejs dwuprzewodowy (TWI)

 Obsługa tylko trybu Master, wszystkie dwuprzewodowe pamięci EEPROM Atmel i urządzenia zgodne z I2-C

 Jeden 8-kanałowy 10-bitowy przetwornik analogowo-cyfrowy, cztery kanały multipleksowane z cyfrowymi wejściami/wyjściami

 Pomoc w rozruchu SAM-BA®

 Domyślny program rozruchowy

 Interfejs z graficznym interfejsem użytkownika SAM-BA

 IEEE® 1149.1 JTAG Boundary Scan na wszystkich pinach cyfrowych

 Wejścia/wyjścia tolerancyjne na 5 V, w tym cztery linie wejść/wyjść sterownicze o dużym natężeniu prądu, do 16 mA każda

 Zasilacze  Wbudowany regulator 1,8 V, pobierający do 100 mA dla rdzenia i komponentów zewnętrznych

 Zasilanie linii I/O VDDIO 3,3 V, niezależne zasilanie pamięci Flash VDDFLASH 3,3 V

 Zasilacz rdzeniowy 1,8 V VDDCORE z detektorem spadku napięcia

 Praca w pełni statyczna: do 55 MHz przy 1,65 V i 85°C w najgorszych warunkach

 Dostępne w opakowaniach LQFP Green (100 wyprowadzeń) i TFBGA Green (100 kulek)