AT91SAM7X256C-AU Mikrokontrolery ARM – MCU LQFP GRN IND TMP MRL C

 Zawiera procesor ARM7TDMI ARM Thumb®

 Wydajna 32-bitowa architektura RISC

 16-bitowy zestaw instrukcji o dużej gęstości

 Lider w MIPS/Watt

 EmbeddedICE™ EmbeddedICE™ w obwodzie, obsługa kanałów komunikacyjnych debugowania

 Wewnętrzna szybka lampa błyskowa

 512 KB (SAM7X512) zorganizowane w dwóch bankach po 1024 strony po 256 bajtów (dwie płaszczyzny)

 256 KB (SAM7X256) zorganizowane na 1024 stronach po 256 bajtów (pojedyncza płaszczyzna)

 128 KB (SAM7X128) zorganizowane na 512 stronach po 256 bajtów (pojedyncza płaszczyzna)

 Dostęp jednocyklowy z częstotliwością do 30 MHz w najgorszych warunkach

 Prefetch Buffer optymalizujący wykonywanie instrukcji Thumb z maksymalną prędkością

 Czas programowania strony: 6 ms, w tym automatyczne kasowanie strony, czas pełnego kasowania: 15 ms

 10 000 cykli zapisu, możliwość przechowywania danych przez 10 lat, blokada sektorowa, bit zabezpieczający Flash

 Szybki interfejs programowania Flash do produkcji na dużą skalę

 Wewnętrzna szybka pamięć SRAM, dostęp w jednym cyklu przy maksymalnej prędkości

 128 KB (SAM7X512)

 64 KB (SAM7X256)

 32 KB (SAM7X128)

 Kontroler pamięci (MC)

 Wbudowany kontroler lampy błyskowej, status przerwania i wykrywanie niewspółosiowości

 Zresetuj kontroler (RSTC)

 W oparciu o ogniwa resetujące po włączeniu zasilania i fabrycznie skalibrowany detektor zaniku zasilania o niskim poborze mocy

 Zapewnia zewnętrzne kształtowanie sygnału resetowania i status źródła resetowania

 Generator zegara (CKGR)

 Oscylator RC małej mocy, wbudowany oscylator 3 do 20 MHz i jeden PLL

 Kontroler zarządzania energią (PMC)

 Możliwości optymalizacji zasilania, w tym tryb wolnego zegara (do 500 Hz) i tryb bezczynności

 Cztery programowalne sygnały zegara zewnętrznego

 Zaawansowany kontroler przerwań (AIC)

 Indywidualnie maskowalne, ośmiopoziomowe priorytetowe, wektorowe źródła przerwań

 Dwa zewnętrzne źródła przerwań i jedno szybkie źródło przerwań, ochrona przed niepożądanymi przerwaniami

 Jednostka debugowania (DBGU)

 2-przewodowy UART i obsługa przerwań kanału komunikacyjnego debugowania, programowalna blokada dostępu ICE

 Tryb komunikacji szeregowej UART ogólnego przeznaczenia 2-przewodowej

 Okresowy licznik czasu (PIT)

 20-bitowy programowalny licznik plus 12-bitowy licznik interwałów

 Watchdog w oknie (WDT)

 12-bitowy programowalny licznik chroniony kluczem

 Dostarcza sygnały resetowania lub przerwania do systemu

 Licznik może zostać zatrzymany, gdy procesor jest w stanie debugowania lub w trybie bezczynności

 Zegar czasu rzeczywistego (RTT)

 32-bitowy wolny licznik z alarmem

 Uruchamia wewnętrzny oscylator RC

 Dwa równoległe kontrolery wejścia/wyjścia (PIO)

 Sześćdziesiąt dwie programowalne linie I/O multipleksowane z maksymalnie dwoma peryferyjnymi I/O

 Możliwość przerwania zmiany wejścia na każdej linii I/O

 Indywidualnie programowalny otwarty dren, rezystor podciągający i wyjście synchroniczne

 Trzynaście kanałów peryferyjnego kontrolera DMA (PDC).

 Jeden port urządzenia USB 2.0 Full Speed ​​(12 Mb/s).

 Wbudowany nadajnik-odbiornik, 1352-bajtowe konfigurowalne zintegrowane FIFO

 Jeden Ethernet MAC 10/100 base-T

 Interfejs niezależny od mediów (MII) lub zredukowany interfejs niezależny od mediów (RMII)

 Zintegrowane 28-bajtowe FIFO i dedykowane kanały DMA do nadawania i odbierania

 Jeden kontroler CAN zgodny z częścią 2.0A i częścią 2.0B

 Osiem w pełni programowalnych skrzynek pocztowych obiektów wiadomości, 16-bitowy licznik znaczników czasu

 Jeden synchroniczny kontroler szeregowy (SSC)

 Niezależne sygnały synchronizacji zegara i ramki dla każdego odbiornika i nadajnika

 Obsługa interfejsu analogowego I²S, obsługa multipleksu z podziałem czasu

 Możliwości szybkiego ciągłego strumienia danych z 32-bitowym transferem danych

 Dwa uniwersalne synchroniczne/asynchroniczne nadajniki odbiorcze (USART)

 Indywidualny generator szybkości transmisji, modulacja/demodulacja podczerwieni IrDA®

 Obsługa kart inteligentnych ISO7816 T0/T1, sprzętowe uzgadnianie, obsługa RS485

 Pełna obsługa linii modemowej w USART1

 Dwa szeregowe interfejsy peryferyjne Master/Slave (SPI)

Programowalna długość danych od 8 do 16 bitów, wybór czterech zewnętrznych układów peryferyjnych

 Jeden trzykanałowy 16-bitowy timer/licznik (TC)

 Trzy wejścia zegara zewnętrznego, dwa uniwersalne piny we/wy na kanał

 Podwójne generowanie PWM, tryb przechwytywania/przebiegu, możliwości w górę/w dół

 Jeden czterokanałowy 16-bitowy kontroler modulacji szerokości mocy (PWMC)

 Jeden interfejs dwuprzewodowy (TWI)

 Obsługa tylko trybu głównego, obsługiwane wszystkie dwuprzewodowe pamięci EEPROM firmy Atmel i urządzenia kompatybilne z I2 C

 Jeden 8-kanałowy 10-bitowy przetwornik analogowo-cyfrowy, cztery kanały multipleksowane z cyfrowymi wejściami/wyjściami

 Asysta przy rozruchu SAM-BA®

 Domyślny program rozruchowy

 Interfejs z graficznym interfejsem użytkownika SAM-BA

 Skanowanie granic IEEE® 1149.1 JTAG na wszystkich pinach cyfrowych

 Wejścia/wyjścia tolerujące napięcie 5 V, w tym cztery wysokoprądowe linie we/wy napędu, do 16 mA każda

 Zasilacze  Wbudowany regulator 1,8 V, pobierający do 100 mA dla rdzenia i komponentów zewnętrznych

 Zasilanie linii we/wy VDDIO 3,3 V, niezależny zasilacz flash 3,3 V VDDFLASH

 Zasilacz rdzeniowy VDDCORE 1,8 V z detektorem zaniku zasilania

 W pełni statyczna praca: do 55 MHz przy 1,65 V i 85°C w najgorszych warunkach

 Dostępne w pakietach 100-piłkowych LQFP Green i 100-piłkowych TFBGA Green